Systém sběru dat pro detekci přechodného optického radiačního signálu
Podle charakteristik silného pozadí a slabého cíle při detekci přechodného optického záření navrhuje tento článek schéma sběru dat s FPGA jako jádrem řízení a zpracování. Schéma využívá kanály s dvojitým filtrem pozadí a signálu, dvouúrovňové programově řízené zesílení, které účinně zaručuje kvalitu akvizice signálu; současně přijímá ukládání frekvenční konverze pro cílové signály, což výrazně snižuje požadavky na ukládání a přenos dat a zajišťuje konzistentnější proces získávání. přesnost měření.
1 Složení systému a princip fungování
Systém sběru dat lze zhruba rozdělit do tří částí: modul předběžného zpracování, modul ukládání vzorků a řídicí modul FPGA. Modul předběžného zpracování obsahuje fotoelektrická konverzní zařízení, aktivní banky filtrů a programově řízené zesilovací obvody. Blokové schéma celého systému je na obrázku 1. Fotoelektrický konverzní obvod převádí optický signál vstupující do systému na proudový signál přes detektor a ten pak převádí na napěťový signál přes transimpedanční operační zesilovač. Systém navrhuje dva filtrační kanály: pozadí využívá filtrování dolní propustí a signál používá filtrování horní propusti. V počátečním stavu analogový přepínač standardně vybírá kanál pozadí a programovatelný zesilovač je nastaven na režim pozadí. Poté, co je signál pozadí navzorkován A/D, je odeslán do FPGA pro porovnání prahu. Když je detekována situace vyšší než prahová hodnota, FPGA přepne kanál analogového přepínače, zvolí se kanál horní propusti a jako signálový režim se zvolí provozní režim programově řízeného zesilovače. Podle charakteristiky signálu, který je na začátku strmý a na konci pomalý, FPGA realizuje sběr a ukládání dat hustě a poté řídce prostřednictvím koordinovaného řízení A/D a FIFO.
2. Hardwarový návrh systému pro sběr dat
2.1 Obvod předběžného zpracování předního stupně
Ve fotoelektrickém detekčním obvodu je fotodetektor přímo spojen s kvalitou výkonu systému. Pro snížení vlivu indukovaného proudu způsobeného okolním elektromagnetickým zářením je zařízení vhodné pro keramické obaly. Kromě toho by fotocitlivá oblast detektoru neměla být příliš velká, jinak se parametry jako temný proud, kapacita přechodu a doba náběhu zvýší, což ovlivní účinek detekce. V návrhu je použita silikonová fotodioda S2387 japonské společnosti Hamamatsu Company. Detektor se vyznačuje vysokou citlivostí, rychlou časovou odezvou a velkým dynamickým rozsahem. Návrh obvodu využívá režim nulového zkreslení, žádný temný proud, šum diody je hlavně tepelný šum generovaný bočníkovým odporem a má nejlepší přesnost a linearitu. Horní a dolní propust využívá aktivní filtr, který má vysokou rychlost odezvy, dobrý účinek filtrování harmonických a může dynamicky kompenzovat jalový výkon. Programově řízený zesilovač se skládá z integrovaného operačního zesilovače a analogového spínače. Analogový spínač je řízen FPGA a ke vstupní svorce operačního zesilovače jsou připojeny různé odpory pro nastavení zisku.
2.2 Okruh skladování vzorků
Protože dynamický rozsah cílového signálu je velmi velký (asi 80 dB), je nutné vybrat ADC s širokým dynamickým rozsahem pro realizaci akvizice signálu. Použití 14b ADC pro vzorkování signálů s dynamickým rozsahem, jehož amplituda se mění až o 4 řády, může splnit požadavky na vysokou citlivost detekce vyžadovanou systémem. Protože však všechna A/D převodní zařízení mají chyby přesnosti, použití vysoce přesných A/D převodních komponent jako nízko přesných A/D převodních komponent může snížit chyby přesnosti. Tento design používá 16 bAD976A společnosti ADI. AD976A nízká spotřeba 16b postupné přiblížení A/D převodníku, rychlost převodu je 200 KSPS, lze zvolit interní nebo externí referenční zdroj 2,5V. AD976 umožňuje paralelní výstup 16b najednou a může mít výstup ve formě dvou 8b. Pro úsporu pinů v designu jsou použity duální 8b výstupy.
Aby byl zajištěn přesný přenos dat mezi různými časovými doménami, používá datová mezipaměť asynchronní FIFO. Asynchronní FIFO má vlastnosti vysoké rychlosti a dobré spolehlivosti a může zabránit chybnému vzorkování dat kvůli fázovým rozdílům mezi různými takty. IDT7204 použitý v návrhu je 4 096 × 9b CMOS dvouportový paměťový mezipaměťový čip řady IDT72XX. Interní ukazatele čtení a zápisu se čtou a zapisují na základě první dovnitř, první ven, a hodiny zápisu W a hodiny čtení R jsou poskytovány externě; příznak plný () a příznak prázdný () řídí přetečení dat a prázdné čtení a zápis, když je paměť simulace plná. Lze snadno rozšířit libovolnou hloubku a délku slova.
