Pokrok ve výzkumu lineárního napájení LDO
Nedávno výzkumná skupina profesora Mingxina z technologické laboratoře Power Integration Technology Laboratory School of Integrated Circuit Science and Engineering na University of Electronic Science and Technology v Číně zveřejnila výsledek průlomového výzkumu o nízkoenergetické rychlé přechodné technologii v oblasti nízkých lineárních regulátorů s nízkým předčasným ukončením studia (LDO) v časopise IEEE Solid State Circuit Journal.
Tato technologie může výrazně zlepšit vysokorychlostní fotografický výkon chytrých telefonů a dronů. Přijímá pokročilé regenerace proudu a aktivní architekturu kontroly svorky, se statickou spotřebou energie pouze 8,2 μ. A. může současně zvládnout vysoko a nízkofrekvenční zatížení přechodné změny, komprimujte faktor přechodné kvality LDO na 41ps a dosáhnout nejrychlejší schopnosti vysokofrekvenčního zatížení skoku v prvním aktuálním průmyslu LDO poprvé.
Mobilní zařízení obvykle přijímají architekturu napájení point-to-point sestávající z lithiové baterie kaskádové více převaděče buck a LDO. Buck se používá pro vysoce účinné snížení napětí, zatímco LDO přeměňuje výstupní zvlnění napětí Buck na stabilní napájecí zdroj. Klíčovou výzvou, která čelí designu LDO, je to, že u aplikací, jako je paměť Flash s nízkým vstupním napětím a proud s vysokým zátěží, LDO obvykle používají napájecí tranzistory typu N k snížení oblasti čipů a optimalizaci přechodného výkonu. Vzhledem k jedinečnému vydání mrtvé zóny jednotky NMOS-LLDO mohou vysokofrekvenční přechodné zatížení výrazně zhoršovat přechodný výkon; Současně musí být statická spotřeba energie LDO minimalizována, aby se prodloužila výdrž baterie, ale snaha o nízkou spotřebu energie zhoršuje klíčový výkon LDO, jako je přechodný a poměr potlačení energie.
Na základě výše uvedených výzev navrhl výzkumný tým statickou současnou zotavení a téměř nulovou řídící architekturu LDO a navrhl novou architekturu vyrovnávací paměti pro transconduktance zvýšené MOS. Zatímco účinně řídí kapacitu brány elektrického tranzistoru, statická spotřeba energie je zátěží zcela získána; Aktivní obvod svorky se používá k rychlému a přesnému uplatnění dolního mezí výstupního napětí emorového zesilovače, když je výstupní napětí překročeno, čímž se sníží mrtvá zóna pohonu LDO na téměř nulový stav.
S pomocí výše uvedené technologie byl LDO navržen tak, aby dosáhl kvalitního faktoru 41ps při spotřebě pouze 8,2 μ A, zatímco výstupní napětí fluktuace během vysokofrekvenčních přechodů se zvýšilo pouze o 40% ve srovnání s nízkofrekvenčními přechodnými. Ve srovnání s mezinárodní úrovní pokročilého výzkumu má významné výhody ve vysokorychlostní a nízkoenergetické reakci.
